Stage ingénieur électronique (H/F)

Réf. 227196-16593409

Stage - Electricité / Electrotechnique

Localisation : Yvelines

Début : entre janvier et mars 2017
Durée : 6 mois
Indem. : à définir

Atos

Atos SE (Société Européenne), est un leader de services numériques avec un chiffre d'affaires annuel pro forma de l'ordre 12 milliards d'euros et environ 100 000 collaborateurs dans 72 pays. Atos fournit à ses clients du monde entier des services de conseil et d'intégration de systèmes, d'infogérance, de Big Data et de Sécurité, d'opérations Cloud et des services transactionnels par l'intermédiaire de Worldline, le leader européen des services de paiement.

Grâce à son expertise technologique et sa connaissance sectorielle pointue, Atos sert des clients dans différents secteurs : Défense, Services financiers, Santé, Industrie, Médias, Services aux collectivités, Secteur Public, Distribution, Télécoms, et Transports.

Atos déploie les technologies qui accélèrent le développement de ses clients et les aident à réaliser leur vision de l'entreprise du futur. Atos est le partenaire informatique mondial des Jeux Olympiques et Paralympiques. Le Groupe est coté sur le marché Euronext Paris et exerce ses activités sous les marques Atos, Bull, Canopy, Worldline, Atos Consulting, Atos Worldgrid et Unify.

Pour plus d’information : atos.net

Stage ingénieur électronique (H/F)

Missions :

La R&D d'Atos/Bull conçoit des serveurs de calcul intensif HPC (High Performance Computing) à base de processeur Intel Xeon, GPU Nvidia, Accélérateur FPGA …

L'objet du stage est l' étude d'une solution évolutive à base de SOC FPGA et/ou de processeur BMC pour le management pour nos cartes mères.

L'idée est de proposer une solution évolutive pour le management pour nos futures cartes mères constitué d'un module de base (processeur avec Ethernet, I2C, SPI, GPIO) auquel on vient ajouter des fonctions complémentaires pour chaque type de carte : Contrôleur graphique sur PCIE et USB pour les fonctions de KVM, eSPI ou LPC pour l'interface avec le chipset, master JTAG, monitoring de puissance

Les différentes étapes du stage sont :

  • Etudier les solutions de management existantes (BMC Emulex, BMC Aspeed, SOC Altera, Innovation Engine dans le chipset) et leur roadmaps.
  • Etudier les implémentations possibles de contrôleur graphique, interface eSPI … notamment dans des FPGAs
  • Sur des cartes d'évaluation FPGA réaliser un proof of concept d'un SOC sur FPGA avec Contrôleur graphique, interface eSPI…

Profil :

  • Vous êtes à la recherche d'un stage de fin d'étude (6 mois) au niveau Bac +5 (Ingénieur, Master, )
  • Vous disposez de bases solides en électronique numérique, FPGA et idéalement des connaissances des SOC Altera.
  • Vous faîtes preuve de curiosité, d'autonomie et de rigueur.
  • Vous possédez un bon niveau d'anglais.

Contact

Atos
Service Recrutement
NC
78340 Les Clayes-sous-Bois
Logo Atos